SSI技术_SSI技术-从概念到现实

Xilinx 3D集成电路技术简介

交叉管芯约束？单反？SSI？这些是使用UltraScale /V7时的常见概念，但这些概念意味着什么呢？有什么联系？让我们从根本上解释一下这些概念。

SSI技术——从概念到现实

SOC和NOC的概念传统的SoC现在已经很普遍了，现在用的手机CPU都采用这种方式。常见的架构如下：

系统采用总线互连结构，多核之间的通信问题成为制约系统性能提升的主要瓶颈。

NOC的概念已经提出很多年了，但是使用这种总线的IC相对较少，但是最近几年兴起的RISC-V可能以后会更多的使用这种总线。NoC是指在单个芯片上集成大量的计算资源，以及连接这些资源的片上通信网络，如图1所示。NoC包括两个子系统：计算子系统和通信子系统，计算子系统完成广义的“计算”任务。

PE可以是现有意义上的CPU和SoC，也可以是具有各种特殊功能的IP核或存储器阵列、可重构硬件等。通信子系统(图中由交换机组成的子系统)负责连接PE，实现计算资源之间的高速通信。由通信节点及其互连线组成的网络称为片上通信网络(OCN)，它借鉴了分布式计算系统的通信模式，用路由和分组交换技术代替传统的片上总线来完成通信任务(参考http://www.elecfans.com/d.html)。

通过以上两个总线基础，就不难理解Xilinx采用的3D IC的理念了。

介绍参考：WP380

随着FPGA在系统设计中的地位越来越重要，设计变得越来越庞大和复杂，对逻辑容量和片上资源的要求也越来越高。到目前为止，FPGA主要依靠摩尔定律来满足这种需求，每一代新技术都能提供近两倍的逻辑容量。但是，要跟上当今高端市场的需求，摩尔定律所能提供的远远不够。

FPGA技术最活跃的用户渴望采用每一代FPGA中容量和带宽最高的器件。然而，供应商在产品生命周期早期构建这种FPGA的挑战可能会限制他们为客户提供生产和运营所需的器件数量的能力。这是因为实现可重编程技术的电路开销对最大FPGA的可制造性有负面影响。在新的工艺节点初期，当缺陷密度较高时，随着管芯尺寸的增大，管芯良率急剧下降。随着制造技术的成熟，缺陷密度降低，大型模具的可制造性显著提高。

因此，尽管最大的FPGA在产品推出时供不应求，但随着时间的推移，它们的数量最终会满足最终客户的数量需求。为了满足可编程需求，一些领先客户在产品推出后，挑战Xilinx尽快用最大的fpga支持其量产需求。

例如，电信市场需要集成数十个串行收发器的FPGA来提供高信号完整性。该器件还需要为数据处理和流量管理提供广泛的互连逻辑和块RAM，同时保持当前的外形和电源。为了获得先发制人的优势，设备制造商希望尽快增加新产品的制造。

Xilinx以创新的方式响应了这些要求，构建了带宽和容量等于或超过最大单个FPGA芯片的FPGA芯片，具有更小的芯片制造和上市时间以加快量产的优势。SSI技术通过使用具有微泵的无源硅插入器并将几个高度可制造的FPGA芯片(称为超级逻辑区域(SLR))通过硅通孔(tsv)结合到一个封装中来实现这些优势。这种技术还允许不同类型的芯片或硅工艺在内插器上互连。这种结构称为异构FPGA。

互连多个FPGA的挑战

SSI技术解决了以前阻碍将两个或更多FPGA的互连逻辑相结合以创建用于复杂设计的更大“虚拟FPGA”的挑战。这些挑战包括：

可用I/O的数量不足以连接复杂的信号网络。这些信号必须在分区的FPGA之间传递，仅将FPGA连接到系统的其余部分是不够的。

FPGA之间信号传输的延迟限制了性能。

使用标准设备I/O在多个FPGA之间创建逻辑连接会增加功耗。

主要挑战：有限的连通性

片上系统(SoC)设计由数百万个门组成，这些门由多条总线、复杂的时钟分配网络和大量的控制信号组成。在多个FPGA之间成功划分SoC设计需要大量I/O来实现跨越FPGA之间间隙的网络。由于SoC设计包括1024位宽的总线，即使对于具有最高可用引脚数的FPGA封装，工程师也必须使用数据缓冲和其他设计优化，这对于实现高性能总线和其他关键路径所需的数千个一对一连接来说是低效的。

封装技术是造成这种I/O限制的关键因素之一。目前，最先进的软件包提供了大约1200个I/O引脚，远远低于所需的I/O总数。

在芯片级，I/O技术还有一个限制，因为I/O资源的扩展速度与每个新的工艺节点的互连逻辑资源的扩展速度不同。与用于在FPGA内核中构建可编程逻辑资源的晶体管相比，构成器件I/O结构的晶体管必须大得多，才能提供芯片到芯片I/O标准所需的电流和电压。因此，增加芯片上标准I/o的数量并不是为组合多个FPGA芯片提供连接的可行解决方案。

主要挑战：过度延迟

延迟增加是多FPGA方法的另一个挑战。对于跨多个FPGA的设计，标准器件I/O会带来引脚到引脚的延迟，从而降低整体电路性能。此外，在标准I/O上使用时域复用(TDM)会通过在每个I/O上运行多个信号来增加虚拟引脚数，这会带来更大的延迟，从而使I/O速度降低4倍至32倍或更多。这些降低的速度对于ASIC原型设计和仿真来说通常是可接受的，但是对于最终产品应用来说通常太慢了。

关键挑战：功耗惩罚

TDM方法也会导致更高的功耗。当它用于驱动多个FPGA之间的PCB线上的数百个封装到封装的连接时，与在单个芯片上连接逻辑网络相比，标准设备I/O引脚的功耗非常大。

同样，MCM技术为在单个封装中集成多个FPGA芯片提供了潜在的外形尺寸缩减优势。然而，MCM方法仍然受限于有限的I/O计数以及意外的延迟和功耗特性。

关键挑战：高速串行连接的信号完整性

特别是在高速串行I/O连接非常普遍的通信应用中，信号完整性差可能成为实现设计封闭的主要瓶颈。FPGA必须提供收发器信号的适当保真度，否则必须花费无数小时来优化I/O参数、修改PCB设计和执行通道优化，才能获得设计成功。对于一些要求线路速率超过25Gb/s的应用，提供足够的信号完整性是一项非常重要的任务。

Xilinx SSI技术为了克服这些限制，Xilinx开发了一种新的方法来构建高容量和高性能fpga的吞吐量。新的解决方案通过提供更多的连接来实现多个芯片之间的高带宽连接。与多FPGA或MCM方法相比，它还具有更低的延迟和显著更低的功耗，并且可以在单个封装中集成大量的互连逻辑、收发器和片上资源。

在FPGA系列的密度范围内，中密度器件代表了“最佳点”。换句话说，与上一代器件相比，它们在芯片尺寸上提供了明显更大的容量和带宽，并且可以比FPGA产品生命周期中同系列的最大器件更早交付。因此，通过在单个器件中组合多个这样的芯片，可以匹配或超过最大单片器件提供的容量和带宽，但是在制造和较小芯片的体积比方面有优势。

Xilinx以创新的方式应用了几种成熟的技术，从而实现了这样的解决方案。通过将TSV和微泵技术与其创新的ASMBL相结合，Xilinx正在构建一种新的架构FPGA，它提供了满足可编程要求所需的容量、性能、能力和功率特性。Xilinx SSI技术通过无源内插器将多个FPGA结合在一起。内插器提供数万个芯片间的连接，实现超高的互连带宽，低得多的功耗，延迟是标准I/O的五分之一。

硅内插器最初是为各种芯片堆叠设计方法开发的，它提供了模块化设计灵活性和高性能集成，适用于广泛的应用。作为基于硅制造工艺(例如，65 nm或45 nm工艺)的互连载体，使用硅内插器，其中多个芯片并排布置并互连。SSI技术避免了多个FPGA芯片相互堆叠或MCM堆叠带来的功耗和可靠性问题。

与有机或陶瓷基板相比，在mcm中，硅嵌入层提供了更精细的互连几何结构(约为密集线间距的20倍)，以提供器件级互连层次，支持超过10，000个管芯到管芯的连接。

Xilinx SSI技术用于制造与微型泵集成的叠层硅FPGA芯片，该技术基于公司专有的ASBL架构，这是一种模块化结构，包括以瓦片形式存在的Xilinx FPGA构建模块，可实现可配置逻辑块(CLB)、块RAM、DSP芯片和选择等关键功能。选择和串行收发器。

这些资源被组织成列，然后组合起来创建一个FPGA。通过改变柱子的高度和排列，可以制造出各种装置来满足不同的市场需求(图2)。FPGA包含额外的模块，用于产生时钟信号和用位流数据对SRAM单元进行编程，从而配置器件以实现最终用户所需的功能。

从基本的ASMBL架构构建开始，Xilinx引入了三个支持堆叠硅集成的关键修改。首先，每个芯片都有自己的时钟和配置电路。然后，修改布线结构，使其可以绕过传统的并行和串行I/O电路，通过芯片表面的钝化直接连接到FPGA逻辑阵列中的布线资源。

最后，每台单反相机都必须经过额外的加工步骤才能制成微型泵，并将芯片连接到硅基板上。正是这种创新大大增加了连接数量，大大降低了延迟，并且比使用传统I/O消耗的功率少得多(单反到单反每瓦连接的带宽是标准I/O的100倍)。

硅插入器与TSV无源硅插入器互连多个FPGA单反。它基于低风险、高产量的65纳米工艺，并提供四层金属化来构建数万条轨道，连接多个FPGA芯片的逻辑区域。

组装芯片组的“X射线视图”概念。它由一个堆栈(仰视图)组成，四个FPGA SLR并排安装在一个无源硅内插器上。内插器显示为透明的，以便可以看到由硅内插器上的轨迹连接的FPGA SLR(未按比例)。

TSV和可控折叠芯片连接(C4)焊点的结合使Xilinx能够使用倒装芯片组装技术将FPGA/插入器堆栈安装在高性能封装基板上(见图1)。粗间距tsv为并行和串行I/O、电源/接地、时钟、配置信号等提供封装和FPGA之间的连接。

这种SSI技术，包括许多专利申请，通过超过10，000个设备的连接，每秒提供数TB的芯片间带宽，足以满足最复杂的多模式设计。Xilinx正在使用这项新技术来支持Virtex-7 fpga系列的几个成员。

异质模具的SSI技术除了在硅内插器上集成同质单反外，还可以集成不同类型的芯片。在图6中，Virtex-7 H870T FPGA通过硅内插器连接三个单反和一个28G收发器电路。由于单反和28Gb/s收发电路代表不同的硅技术和功能，Virtex-7HT FPGA是世界上第一个异构架构。它是由并排放置的异构芯片组成的FPGA，可以作为集成器件运行。

将数字FPGA与收发器物理分离的主要优势之一是噪声隔离。这确保了尽可能低的抖动和噪声，从而简化设计并降低电路板成本。

将28G收发器与单反分离是异构架构如何为特定应用实现最佳结果的一个例子。由于收发器是复杂的模拟电路，因此需要更复杂的设计方法才能在单个器件上实现。作为一个单芯片，28G电路设计用于最大可能的容量和最佳可能的性能和功率，而不损害数字逻辑的功能。

异构架构的另一个好处是，它可以为传统FPGA资源提供不同比例的收发器。Virtex-7 HT FPGA拥有多达16个28G收发器，实现了前所未有的集成度，处于高带宽设计的前沿。

Virtex-7系列的表1所示的支持SSI的器件提供了前所未有的FPGA功能。这些设备提供了多达2，000，000个逻辑单元；68 Mb块RAM；5335gmacs的DSP性能：1200个选择引脚，支持1.6Gb/s LVDS并行接口；2784 GB/秒的聚合双向带宽。

表1: virtex-7 FPGA

FPGA零件号

Virtex-7 TXC7V585T、XC7V2000T

Virtex-7 XTXC7VX330T、XC7VX415T、XC7VX485T、XC7VX550T、XC7VX690T、XC7VX1140T

Virtex-7 HTXC7VH580T、XC7VH870T

基于SSI技术的FPGA设计使用SSI技术，设计人员创建和管理单个设计项目。这是一个非常重要的优势，因为将一个大型设计划分到多个FPGA上会带来很多复杂的设计挑战，不适合单片实现。

单芯片FPGA设计流程中的典型步骤包括：

创建高级描述

合成为匹配硬件资源的RTL描述

执行物理定位和路由

估计时间，调整时间结束的设计。

生成位流以编程FPGA

当使用多个FPGA时，设计者(或设计团队)必须在整个FPGA中划分网络表。使用多个网表意味着打开和管理多个项目，每个项目都有自己的设计文件、IP库、约束文件、封装信息等等。

多个FPGA设计的时序关闭也非常具有挑战性。

计算和调整通过电路板到其他FPGA的传播延迟会带来新的复杂问题。类似地，通过多个FPGA中的多个部分网表来调试设计可能极其复杂和困难。

相比之下，SSI技术路由对用户是透明的。用户使用标准的组合和时序结束流程来执行单个设计的启动和调试。为了加快这种容量(超过200万逻辑单元)设备的集成和实现，Xilinx推出了Vivado设计套件，这是一种旨在支持当前和未来高容量设备的开发环境。

采用SSI技术的Xilinx-Virtex-7 FPGA的应用突破了单芯片FPGA的限制，在一些要求最苛刻的应用中扩展了其价值。例如，Virtex-7系列是下一代电信和网络系统的理想选择，

单一FPGA解决方案。这些器件也非常适合在ASIC原型中使用，并可用作ASIC预生产和/或初始生产的替代品。Virtex-7系列还为科学、石油和天然气、金融、航空航天和国防以及生命科学应用提供灵活、可扩展和定制的高性能计算解决方案。

FPGA架构中固有的并行性非常适合高吞吐量处理和软件加速。对各种高速并行和串行连接标准的支持使得计算和通信系统能够集成。在航空航天和国防领域，采用SSI技术的FPGA提供的大量收发器和数千个DSP处理单元，使得实现先进的雷达成为可能。

SSI技术——从概念到现实，Xilinx在创建SSI技术时采用的开发策略始于广泛的建模和随后为设计支持、可制造性和可靠性验证而创建的一系列测试设备或测试车辆。

这些测试工具和应力模拟模型显示了叠层硅技术的另一个优势。与单片解决方案相比，硅中介层起到了缓冲作用，降低了低k介质应力，提高了C4凸点的可靠性。

对芯片堆叠热效应的大量模拟和研究表明，采用SSI技术的器件热性能与单片器件相当。

经过近六年的广泛研发，Xilinx于2011年9月推出了全球容量最高的FPGA——Virtex-7 2000t器件，该器件采用了SSI技术。2012年5月，Xilinx发布了世界上第一款异构设备Virtex-7 H580T，该设备使用28G收发器用于Nx100G有线通信应用(参见Xilinx新闻稿：http://press.xilinx.com/phoenix.zhtml? c=212763 p=RSS landing cat=newsid=17 00586)。

穿越单反的长线数量有限，需要有一个从单反的特殊地方进入的入口。需要将单反内部的逻辑FF拍至单反入口附近的FF，然后穿过这条长线路至接收FF，再路由至真正的接收逻辑(群内大佬指点)。

所以跨单反处理需要一个特殊的寄存器节拍，每个单反之间有一个特殊的寄存器用于跨模。

总结作为唯一一家将SSI技术应用于超大容量和收发带宽FPGA的FPGA厂商，Xilinx在系统级集成领域取得了重大突破。SSI技术使Xilinx能够提供最高的逻辑密度、带宽和片上资源，在每个工艺节点以最快的速度实现量产。

采用SSI技术的FPGA设计比其他设计简单得多。灵活的工具流支持设计关闭自动化，同时允许用户交互以实现更高的性能。

Xilinx目前正在输送全球最高容量的FPGA-Virtex-7 2000T设备和全球首款异构FPGA-Virtex-7 H580T，两者均采用SSI技术。欲了解更多信息，请访问www.xilinx.com/virtex7.

参考https://www.xilinx.com/products/silicon-devices/3dic.html

https://www . Xilinx . com/publications/white-papers/3d-IC-in-3d-FPGA . pdf

对IC技术中的一些概念不太了解。如果你有任何问题，请纠正我。

japan quarterly 日本季刊