加法器工作原理（加法器逻辑电路图）

加法器的工作原理加法器是产生数之和的器件。补数和加数是输入，加法和进位的器件是半加法器。如果输入加数，加数和低位小数，输出和与进位，就是全加器。它通常用作计算机的算术和逻辑部件，以执行逻辑运算、移位和指令调用。在电子学中，加法器是一种数字电路，可以将数字相加。三个代码，主加法器是二进制运算。由于负数可以用二的补码来表示，所以不需要加减。

设N位加法器的第I个输入为ai，bi和ci，输出为si和ci 1，其中ci是来自低位的进位，ci 1(i=n-1，n-2，1，0)是到高位的进位，c0是整个加法器的进位输入，cn是整个加法器的进位输出。泽和

Si=aiii ibii iici aibici，(1)进位ci 1=艾比aici bici，(2)

设gi=艾比，(3)

圆周率=艾比，(4)

那么ci 1=gi pici，(5)

只要艾比=1，就会产生一个到i 1位的进位，g称为进位生成函数；同样，只要艾比=1，ci就会被转移到i 1位，所以P称为进位转移函数。将公式(5)展开得到：ci 1=gipigi-1 pipi-1gi-2…pipi-1…p 1g 0 pipi-1…p0c 0(6)。

随着位数的增加，等式(6)会变长，但三个逻辑电平的深度会一直保持，所以无论位数多少，形成进位的延迟都是常数。一旦计算出进位(c1~cn-1)，也可以从公式(1)得到总和。

使用上述公式并行产生所有进位的加法器是超前进位加法器。产生gi和pi需要一级门延迟，ci需要两级，si需要两级，总共需要五级门延迟。与串行加法器(一般为2n级门延迟)相比，超前进位加法器(尤其是n较大时)的延迟时间大大缩短。

加法器逻辑电路图计算机中两个二进制数之间的加、减、乘、除的算术运算，会转换成加法的几个步骤。因此，在数字系统中，尤其是在计算机数字系统中，二进制加法器是其基本组成部分。

实现1位二进制数之间加法运算的电路称为1位加法器。根据加数的不同，1位加法器可分为半加法器和全加器两种电路类型。

如果只将两个1位二进制数相加，而不考虑低位的进位，即只将加数和被加数相加，这种加法运算称为半加法运算。实现半加法运算的电路称为半加法器。

根据二进制加法的规则，半加法器的逻辑真值表如表1所示。其中A和B是加数和加数，S是加法和(标准和)输出，CO是相邻高位的进位输出。

根据真值表写出逻辑函数公式并化简；

画出如图1(a)所示的半加法器逻辑图。图5-4-1(b)显示了半加法器的逻辑图形符号。